情報画像学実験II

実験II-1. 論理回路

第4週目 Verilog による順序回路設計

• 今週の目的～フリップフロップの Verilog 記述
• 複雑な順序回路設計
  • EDX-002 を用いた順序回路設計
  • 画像処理回路の設計

複雑な順序回路設計 -- EDX-002 を用いた順序回路設計

2週目と同様、HUMANDATA 社の FPGA トレーナー EDX-002 を用いる。教員の机でダウンロードケーブルと共に配っているので、取りに来ること。

順序回路においてはクロック信号が不可欠である。EDX-002 は6MHz のクロック発生回路を持っており、入力ピン P39 に接続されている。

今週の課題 - その2

第4週目-課題2A

1. T-フリップフロップを作成し、シミュレーションによって動作検証せよ。なお、必要があれば、リセット信号など、T-フリップフロップにない仕様を適宜加えて良い。
2. 作成した回路からコンフィギュレーションデータ (.bitファイル) を作成し、FPGA にダウンロード、動作検証せよ。ここで、T入力は押しボタンスイッチ (P15～P17)、出力は赤色 LED ( P53～P56, P65～P68 ) に割り当てよ。
   1. まずはクロック入力を押しボタンスイッチに割り当て、コンフィグレーションデータ作成を試みよ。
   2. 次に、クロック入力としてクロック発生回路の出力 (P39) を割り当てよ。
3. T入力を1としたとき、出力はクロック毎に 0→1→0→1→… となり、赤色 LED は点滅するはずである。それを確かめよ。点滅を確認できない場合は、その理由を考察せよ。
4. 点滅を確認できるような回路を作成せよ。

第4週目-課題3A

1. 押しボタンスイッチを押す毎にレジスタ値が1増加するような10進カウンタを作成せよ。また、レジスタ値を7セグメントLED に表示させよ。
2. 1. で作成した回路ではボタンを押す毎に、値が2以上増加することもあるだろう。その場合は理由を検討し、対策回路を作成せよ。

第4週目-課題4A

• その他、思い付いた回路を作成せよ。
• 【Tips】EDX-002 の詳細な回路図はヒューマンデータ社のサイトから入手できる。
• 【Tips】7セグメントLED の制御入力 P43～P46 について、第2週目にも述べたとおり、0 を与えると電源アノード間が導通する。一方、切断するためには 1 ではなくハイインピーダンス値を与える必要がある。ハイインピーダンス値は z で表され、例えば、 P43 <= 1'bz のように与えることができる。
• 【Tips】6MHz のクロック信号は人間の目には速すぎた。これは P43～P46 など、7セグメントLED制御信号にとっても速すぎる。これらの信号を動的に制御する場合は、クロック周波数を落とす必要がある。

難波 一輝 (助教・伊藤・北神・難波研究室)
工学部1号棟4階409号室、内線3255、043-290-3255、namba@ieee.org